GlobalFoundries宣佈其28奈米製程服務已準備就緒
- 上線日期：2011/1/19 上午 12:00:00
- 資料來源：電子工程專輯
晶圓代工業者 GlobalFoundries 與其 EDA 、IP供應商夥伴共同宣佈，已經完成 28奈米 CMOS製程的數位設計流程驗證；該製程命名為「超低功耗(super low power，SLP)」，包含閘優先(gate-first)的高介電金屬閘極堆疊(high-k metal gate stack)。
GlobalFoundries 表示，現可讓客戶生產已通過驗證的 28奈米設計，並可提供一系列包括合成(synthesis)、佈線、驗證與可製造性設計(DFM)在內的工具與設計解決方案；其 EDA 與IP包括Synopsys、Metor、Magma、Apache、Cadence與ARM。
此外GlobalFoundries 聲稱，其設計流程包括進階的設計規則檢查(design rule checking)──DRC+，採用二維的形狀式樣板比對法(shape-based pattern-matching)，能將釐清複雜製程問題的速度提升100倍，又不犧牲精確度。
<全文連結>
- 相關附件: