聯電與Synopsys擴展夥伴關係至28奈米製程節點
- 上線日期：2011/10/14 上午 12:00:00
- 資料來源：電子工程專輯
聯華電子(UMC，以下簡稱聯電)與新思科技(Synopsys)共同宣佈雙方擴展夥伴關係，將於聯電 28奈米HLP Poly SiON製程平台上開發新思科技的 DesignWare IP 。延續之前在聯電40奈米與55奈米製程的成功經驗，新思科技將會於聯電28奈米HLP Poly SiON製程上，導入其經驗證的DesignWare嵌入式記憶體，以及邏輯元件資料庫。
聯電表示，此次合作將晶片設計公司得以在較低的風險下，設計出高速低功耗的系統單晶片，並取得更快的產品上市時程。兩家公司長久以來的合作，涵跨了聯華電子0.18微米至28奈米製程，而成功研發出的高品質DesignWare IP，正是這份穩固合作關係下的豐碩成果。
聯電的 28奈米HLP製程除了保留傳統Poly SiON技術的成本競爭力，更採用了創新的製程技術，具備絕佳的性價比，與業界其他28奈米Poly SiON製程相比較，大幅提升了效能與功耗表現。此一強化的28奈米Poly SiON製程，提供晶片設計者由40奈米製程到28奈米製程更順暢的移轉路徑，使晶片設計能夠輕易地導入製程並且快速上市。
<全文連結>
- 相關附件: