積層式3D IC面世 台灣半導體競爭力再提升
- 上線日期：2014/1/8 上午 12:00:00
- 資料來源：CTIMES
在IEDM（國際電子元件會議）2013中，諸多半導體大廠都透過此一場合發表自家最新的研究進度，產業界都在關注各大廠的先進製程的最新進度。然而，值得注意的是，此次IEDM大會將我國國家實驗研究院的研究成果選為公開宣傳資料，據了解，獲選機率僅有1/100，而該研究成果也引發國內外半導體大廠與媒體的注意。
此次國家實驗研究院奈米元件實驗室的研究成果，主要是聚焦在3D IC的晶片堆疊距離的縮短，因此又被稱為「積層式3D IC」技術。該技術團隊負責人，國家實驗研究院奈米元件實驗室前瞻研究組組長謝嘉民博士表示，傳統的3D IC採用TSV（矽穿孔）技術，在晶片進行堆疊的情況下，只會用單一管線進行資料傳遞，這種作法的問題在於晶片之間的距離過長，再加上只有單一管線的情況下，就會造成資料傳遞過慢，甚至會出現散熱無法解決的問題。
全文連結：http://www.ctimes.com.tw/DispNews/tw/國家奈米實驗室/IDEM/國家實驗研究院/3D-IC/TSV/1401071700O2.shtml
- 相關附件: