2011 VLSI Symposia京都揭幕 台灣發表論文受重視
- 上線日期：2011/6/17 上午 12:00:00
- 資料來源：電子工程專輯
為期三天的「2011 VLSI 技術國際會議 (Symposium on VLSI Technology) 」，於6月14日在日本京都揭幕；此次大會全球共有87篇論文發表，其中台灣獲選論文數為9篇，主題涵蓋 CMOS邏輯元件foundry platform、 3D IC 的 TSV 及製程的關鍵技術，以及非揮發性記憶體(NVM)技術等主題。
台灣獲選的論文上榜率雖然百分比不高，但已受到廣大的重視，投稿論文數僅次於美國及日本，今年首度超越韓國。以上榜論文排名來看，整體排序前二十名，台灣有台積電、旺宏及交通大學進榜。學術界的排名，全球大學前兩名為日本東京大學、美國史丹佛大學，台灣交通大學則與美國加州大學柏克萊分校、加州大學洛杉磯分校並列第三。
擔任該會委員及會議主持人的交通大學講座教授莊紹勳表示，台灣擁有傲視全球的二大晶圓代工廠──台積電與聯電，論文發表數雖不多，但應有實力可以在未來為台灣締造新的半導體「三國時代」，亦即與美、日二大國來競逐論文表現，這也是台灣各界所期待的。他建議，台灣各大學院校應加強與產業界的合作，講究創新及運用昂貴的製程設備，才有可能在論文的質量上與世界知名大學力拼。
莊紹勳指出，VLSI技術國際會議緣起於1980年，由美國IEEE EDS及日本最大的應用物理學會(The Japan Society of Applied Physics)聯合發起，偶數年於美國夏威夷舉行，奇數年於日本舉行。該會議被視為半導體製程、元件技術發展的指標，是VLSI領域技術發表的期艦會議(flagship conference)，上榜的論文有些比權威的IEDM會議還困難。長期以來，此一國際會議一直扮演半導體VLSI高科技電子IC相關產業火車頭的角色，因此每年都吸引世界各大半導體廠的菁英前來參與盛會。
該研討會今年的重點，除了先進邏輯元件製程技術外，在先進的記憶體技術論文也不遑相讓。目前的IC大廠，群雄競逐20奈米的技術且製程技術已幾乎達到平面電晶體(Planar CMOS)的瓶頸。先進邏輯元件製程技術是CPU、繪圖晶片、通訊IC、消費性電子如手機、DVD訊號處理IC等的核心技術，目前已到20奈米技術將進入可以量產的階段，然電晶體結構或製程技術，趕不上微縮(scaling)的需求。
因此未來幾年，3D的電晶體結構，如 FinFET 或類似的結構，將成可能的主流技術。在IC後段製程，這二年尤以3D IC的TSV (Through Silicon Via)最受矚目，主要是IC設計業者希望藉此突破SoC技術，在可預見的未來，誰能搶得先機，就可主導未來3D IC的發展。
<全文連結>
- 相關附件: