P摻雜砷化銦奈米線不再是夢
- 上線日期：2010/2/12 上午 12:00:00
- 資料來源：奈米科學網
美國加州大學柏克萊分校的研究人員發展出一套對已成長(as-grown)半導體奈米線進行p型摻雜的方法。對於砷化銦(InAs)或其他與傳統離子佈植法(ion-implantation)不相容的III-V族奈米結構，這項技術克服了p型掺雜的困難，使製作以這些材料為基礎的高速二極體及低功率電晶體不再是夢。
研究團隊主持人Ali Javey表示，雖然科學家已發展出在奈米線成長過程中進行原位摻雜(in situ doping)的技術，但大多數製程比較歡迎的是對已長成的樣品進行圖案化摻雜(post-growth patterned dpoing)。然而要對奈米線進行這種掺雜特別困難，因為傳統離子佈植技術會嚴重損壞晶格，導致高漏電流。
砷化銦由於具有高電子遷移率，又容易貼附到金屬電極，使元件製作得以簡化，因此被看好是製作奈米線的半導體材料之一。但砷化銦表面會因費米能階釘扎效應(Fermi-level pinning)而富含電子，成為製造p型摻雜砷化銦必先克服的挑戰。最近Javey的團隊利用微影圖案化表面摻雜克服了這個問題，成功製作出p摻雜區域。
柏克萊團隊將先前發展出的鋅氣相表面沉積技術與光微影技術結合，用來製作砷化銦奈米線的閘二極體(gated diodes)和p型金氧半場效電晶體(p-MOSFETs)。製成的閘二極體的理想因子(ideality factors)約為1.5，亦即具有高品質的p-n接面，而p-MOSFET的開關電流比(on/off current ratio)超過103，顯示此圖案化摻雜技術能用來製作各種高性能元件。
Javey表示，這是具有重度(高電洞濃度)摻雜接點的砷化銦基p-MOSFET首度被製作出來。這項技術非常適合用來製作以砷化銦奈米結構為基礎的高速二極體與低功率電晶體。該團隊將進一步研究利用此技術製成的砷化銦奈米元件性能的極限，並期望能推展至其他III-V族半導體。詳見Nano Letters DOI: 10.1021/nl903322s。
原始網站: http://nanotechweb.org/cws/article/tech/41482
譯者:謝德霖(逢甲大學光電學系)
責任編輯:蔡雅芝
- 相關附件: