台積電捨22奈米直攻20奈米製程
- 上線日期：2010/4/19 上午 12:00:00
- 資料來源：電子工程專輯
晶圓代工大廠台積電(TSMC)，在美國加州聖荷西市舉行的技術研討會中，宣佈將跳過22奈米製程直接發展20奈米製程。該公司表示，此係基於「為客戶創造價值」而作的決定，提供客戶一個更可行的先進製程選擇。
台積電此次技術研討會有1,500位客戶及合作廠商代表參與，該公司研究發展資深副總經理蔣尚義在會中表示，台積電20奈米製程將比22奈米製程擁有更優異的閘密度(gate density)以及晶片效能/成本比，為先進技術晶片設計人員提供一個可靠、更具競爭優勢的製程平台。其20奈米製程預計於2012年下半開始導入生產。
台積電20奈米製程係在平面電晶體結構製程(planar process)的基礎上採用強化的高介電值/金屬閘(high-k metal gate)、創新的應變矽晶(strained silicon)與低電阻/超低介電值銅導線(low-resistance copper ultra-low-k interconnect)等技術。同時，在其他電晶體結構製程方面，例如鰭式場效電晶體(FinFet)及高遷移率(high-mobility)元件，也展現了刷新記錄的可行性(feasibility)指標結果。
<全文連結>
- 相關附件: