Cadence擴大在TSMC的整合式signoff工具支援
- 上線日期：2010/4/29 上午 12:00:00
- 資料來源：電子工程專輯
益華電腦(Cadence)宣佈，擴大在台積電(TSMC) 65奈米整合式簽核(signoff)標準作業(Integrated Signoff Flow)中的工具支援，導入RTL Compiler、EDI System、QRC Extraction與Encounter Timing System，以實現訊號完整性。
依照台積電整合式簽核(signoff)標準作業流程中通過完善驗證、編寫與紀錄的程序，雙方的客戶現在能夠針對65奈米設計，以可預測而且更短的量產前置時間，建立RTL-to-GDSII前段到後段的流程。
台積電開放式創新平台(Open Innovation Platform)生態系統成員之一的創意電子(Global Unichip)，此次也與台積電和Cadence益華電腦協力測試整合式簽核標準作業流程。創意電子設計服務副總裁謝紀強表示：「從2008年起，我們運用以Cadence益華電腦為基礎的流程，每年成功投產20幾個65奈米設計專案。」
<全文連結>
- 相關附件: