ST與CMP合作協助產、學、研機構導入28奈米製程
- 上線日期：2011/7/1 上午 12:00:00
- 資料來源：電子工程專輯
意法半導體(STMicroelectronics，ST)與晶片設計/開發和小量製造服務中介機構 CMP (Circuits Multi Projets)攜手宣佈，大專院校、研究實驗室及企業將可透過 CMP 提供的矽晶中介服務使用意法半導體的 28奈米 CMOS 製程開發晶片設計。
雙方在上一代 CMOS 合作專案的成功，促使了這次推出的28奈米 CMOS製程服務；雙方於2008年、2006年、2004年及2003年分別推出 45奈米、65奈米、90奈米及130奈米製程服務。此外，CMP並為意法半導體提供65奈米和130奈米絕緣層上覆矽(Silicon-On-Insulator，SOI)以及130奈米 SiGe 製程服務。
舉例來說，170所大專院校和企業已可使用意法半導體的90奈米 CMOS製程設計規則和工具，200餘所大專院校和企業(60%歐洲客戶、40%為美洲和亞洲客戶)已可使用 65奈米bulk和 SOI CMOS製程設計規則和工具。目前，45/40奈米 CMOS製程服務仍在開發階段。
<全文連結>
- 相關附件: