聯電已採用高效能40奈米製程為客戶生產IC
- 上線日期:2009/4/13 上午 12:00:00
- 資料來源:電子工程專輯
聯華電子(UMC)宣佈,已採用高效能(High Performance,HP) 40奈米製程技術產出客戶產品。此大晶方尺寸的可編程邏輯晶片展現了優越的生產週期時間以及良率表現,採用了三閘極氧化層與銅/低介電質12層金屬層技術,與前一世代65奈米產品相比,可減少65%的耗電並提升密度達兩倍以上。
- 相關附件:
聯華電子(UMC)宣佈,已採用高效能(High Performance,HP) 40奈米製程技術產出客戶產品。此大晶方尺寸的可編程邏輯晶片展現了優越的生產週期時間以及良率表現,採用了三閘極氧化層與銅/低介電質12層金屬層技術,與前一世代65奈米產品相比,可減少65%的耗電並提升密度達兩倍以上。